硅业在线赢硅网2月14日讯 香港商富士通半导体有限公司台湾分公司宣布，公司成功开发一个专为先进的28纳米SoC(系统单晶片)元件量身打造的全新设计方法，不仅能实现更高的电路密度，同时也可有效缩短开发时间。

　　采用全新设计方法能够将电路的密度提高33%(注：采用富士通半导体的ASSP元件的验证结果)，并可将最终的线路布局时间缩短至1个月。这种设计方法将整合至富士通半导体的各种全新客制化SoC设计方案中，协助客户开发RTL-Handoff SoC元件。富士通半导体预计自2014年2月起将开始接受采用这种全新设计方法的SoC订单。

　　采用28奈米等顶尖制程技术的SoC元件需要有越来越多的功能与效能，进而要在晶片中布建越来越多的电路。未来SoC的设计将日趋复杂，开发时间也将会因此较以往增加，同时如何有效解决功耗问题也成为设计业者的更大挑战。

　　为因应日趋复杂的SoC设计，富士通半导体所开发出的创新设计方法将能实现更高的电路密度、更短的开发时程和降低功耗，并整合至富士通半导体的各种全新客制化SoC设计方案中，协助客户开发RTL-Handoff SoC元件。相较传统的设计流程，设计业者可采用富士通半导体的全新设计方法在相同大小的晶片中增加33%电路，更并可将最终的线路布局时间缩短至1个月。

　　全新设计方法有效将White Space最小化

　　全新的独家设计流程可估算出较容易布线的平面图，并根据布线路径与时序收敛为内部资料汇流排进行最佳化。这些设计步骤可将无法建置电晶体的White Space数量降到最少，因而可让晶片容纳更多电路。

　　透过专利技术协调逻辑与物理架构

　　此专利技术无须更动任何逻辑设计，即可自动针对物理布线进行网表资料合成，并可提升整体设计的布线效率和让时序收敛变得更容易，因而可有效减少最终布线流程所需的时间，更可达到更高的密度整合度。

　　富士通半导体是世界级的ASIC供应商，多年来运用在业界累绩的傲人成绩和专精技术，持续提供一站购足的完整客制化SoC解决方案，其中结合了先进设计建置、制造服务和系统级研究、开发支援等服务。透过上述解决方案，富士通半导体将能支援客户快速开发高效能及省电的SoC元件。

特别声明：

本网（站）及其相关载体所载（述）资讯、信息、数据、观点，特别是涉及到的有关分析、评判内容等，仅代表作者或发布者的个人观点或意见，且受时效性和区域性等诸因素的限制和制约，与硅业在线赢硅网的立场和观点无关。本网（站）因能力所限对上述内容的真实性、完整性、及时性以及可靠性未做证实，所载内容不应成为任何交易和评判的依据和条件，请读者自行决定并参考使用，对由此产生的任何权益和相关责任，全部由读者自行承担。